快捷搜索:

如何将Protel PCB原理图进行Allegro转化

1. Protel 道理图到Cadence Design Systems, Inc. Capture CIS

在Protel道理图的转化上我们可以使用Protel DXP SP2的新功能来实现。经由过程这一功能我们可以直接将Protel的道理图转化到Capture CIS中。

留意事变:

1) Protel DXP在输出Capture DSN文件的时刻,没有输出封装信息,在Capture中我们会看到以是元件的PCB Footprint属性都是空的。这就必要我们手工为元件添加封装信息,这也是全部转化历程中最耗时的事情。在添加封装信息时要留意维持与Protel PCB设计中的封装同等性,以及Cadence在封装命名上的限定。我们在Capture中给元件添加封装信息时,要斟酌到这些命名的改变。

2) 一些器件的暗藏管脚或管脚号在转化历程中会损掉,必要在Capture中应用库编辑的措施添加上来。

3) 在层次化设计中,模块之间连接的总线必要在Capture中命名。

4) 对付一个封装中有多个部分的器件,要留意改动其位号。

基础上留意到上述几点,借助Protel DXP,可以将Protel的道理图转化到Capture中。进一步推广,这也为现有的Protel道理图符号库转化到Capture供给了一个道路。

2. Protel 封装库的转化

经久应用Protel作PCB设计,我们总会积累一个宏大年夜的颠末实践查验的Protel封装库,当设计平台转换时,若何保留这个封装库老是令人头痛。这里,我们将应用Orcad Layout,和免费的Cadence对象Layout2Allegro来完成这项事情。

1) 在Protel中将PCB封装放置到一张空的PCB中,并将这个PCB文件用Protel PCB 2.8 ASCII的款式输出出来;

2) 应用Orcad Layout导入这个Protel PCB 2.8 ASCII文件;

3) 应用Layout2allegro将天生的Layout MAX文件转化为Allegro的BRD文件;

4) 接下来,我们应用Allegro的Export功能将封装库,焊盘库输出出来,就完成了Protel封装库到Allegro转化。

3. Protel PCB到Allegro的转化

有了前面两步的根基,我们就可以进行Protel PCB到Allegro的转化了。这个转化历程更确切的说是一个设计重现历程,我们将在Allegro中重现Protel PCB的结构和布线

1) 将第二步Capture天生的Allegro款式的网表通报到Allegro BRD中,作为我们重现事情的动身点;

2) 首先,我们要重现器件结构。在Protel中输出Place & Pick文件,这个文件中包孕了完备的器件位置,扭转角度和放置层的信息。我们经由过程简单的手工改动,就可以将它转化为Allegro的Placement文件。在Allegro中导入这个Placement文件,我们就可以获得结构了。

3) 布线信息的规复,要应用Specctra作为桥梁。从Protel中输出包孕布线信息的Specctra DSN文件。

4) Protel中的层命名与Allegro中有所差别,要留意应用文本编辑器作适当的改动。

5) 留意在Specctra中查看过孔的定义,并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息,可以应用sessiON, wires, 和route文件,建议应用route文件,然后将布线信息导入到我们以及重现结构的Allegro PCB中,就完成了我们从Protel PCB到Allegro BRD的转化事情。

Protel到Allegro转化的措施

在这历程傍边碰着的问题大年夜致可分为两种:一是设计不很繁杂,设计师只想借助Cadence CCT的强大年夜自动布线功能完成布线事情;二是设计繁杂,设计师必要借助信噪阐发对象来对设计进行信噪仿真,设置线网的布线拓扑布局等事情。

对付第一种环境,要做的转化工作对照简单,可以应用Protel或Cadence供给的Protel到CCT的转换对象来完成这一事情。对付第二种环境,要做的事情相对繁杂一些,下面将这种转化的措施作一简单的先容。

Cadence信噪阐发对象的阐发工具是Cadence Allegro的brd文件,而Allegro可以读入合乎其要求的第三方网表,Protel输出的Telexis款式的网表满意Allegro对第三方网表的要求,这样就可以将Protel文件注入Allegro。

首先,Allegro第三方网表在$PACKAGE段不容许有“.”;其次,在Protel中,我们用BasName[0:N]的形式表示总线,用BasName[x]表示总线中的一根旌旗灯号,Allegro第三方网表中总线中的一根旌旗灯号的表示形式为Bas NameX,读者可以经由过程直接改动Protel输出的Telexis网表的措施办理这些问题。

Allegro在注入第三方网表时还必要每种类型器件的设备描述文件Device.txt文件,它的款式如下:

Package: package type

Class: classtype

Pincount: total pinnumber

Pinused: 。..

此中常用的是PACKAGE,CLASS,PINCOUNT这几项。PACKAGE描述了器件的封装,但Allegro在注入网表时会用网表中的PACKAGE项而轻忽设备描述文件中的这一项。CLASS确定器件的类型,以便信噪分折,Cadence将器件分为IC,IO,DISCRETE三类。PINCOUNT阐冥器件的管脚数目。对付大年夜多半器件,Device.txt文件中包孕有这三项就足够了。

有了第三方网表和设备描述文件,我们就可以将Protel中道理图设计以网表的形式代入到Cadence PCB设计软件中,接下来,设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大年夜功能完成自己的设计。

假如已经在Protel作了PCB结构的事情,Allegro的script功能可以将Protcl中的结构在Allegro中重现出来。在Protel中,设计师可以输出一个Place & Pick文件,这个文件中包孕了每个器件的位置、扭转角度和放在PCB顶层照样底层等信息,可以经由过程这个文件很方便的天生一个Allegro的script文件,在Allegro中履行这个script就能够重现Protel中的结构了,下面给出了完成Place & Pick文件到Allegro Script文件转化的C++代码,笔者应用这段代码,仅用了数分钟就将一个用户有800多个器件的PCB板结构在Allegro重现出来。

责任编辑;zl

您可能还会对下面的文章感兴趣: